EDA与设计自动化

用算法和软件让芯片设计本身自动化，涵盖从逻辑综合、布局布线到用机器学习和大语言模型辅助设计决策的全流程。

这个方向在研究什么

芯片设计的规模，大到没法用直觉去想象。一块 Apple M4 大约有 280 亿颗晶体管，挤在约 165 平方毫米的硅片上，等于要在指甲盖大的地方把几百亿个零件摆好、连对。这么大的东西，没人能一个晶体管一个晶体管地画。工程师能做的，是用硬件描述语言（Hardware Description Language, HDL），如 Verilog、Chisel、HLS 等，在高层描述"我要什么逻辑"，至于怎么把这份意图变成能送进晶圆厂的版图，全部交给软件。从 HDL 到版图，中间要走逻辑综合、布局、时钟树、布线、寄生提取、静态时序分析等数十步，每一步都在求解亿级规模的图或几何优化。这整套自动化流程就是 EDA（Electronic Design Automation，电子设计自动化），没有它，现代芯片根本造不出来。

EDA的工作，本质是在求解一连串 NP-hard 甚至更难的优化问题，而且远不止“布局布线”这一块。往前有逻辑综合、功能验证，往后有布局、布线、时序收敛、寄生提取、热分析、可制造性，每一步都是自成一体的难题。就拿最经典的布局来说。把几亿个逻辑单元摆到芯片平面上，既要让关键路径上的连线短、布线不拥塞，还要电源压降均匀，这几个目标彼此打架，而可行解的数量是个天文数字。几十年来，工具靠人想出来的启发式（模拟退火、力导向）在合理时间里凑个“够好”的解，可设计越做越大、工艺越来越严，这些老办法越来越吃力。时序收敛尤其磨人。布完线发现一条路径超时，就得局部重布，可改完又牵动别处，改布局、跑时序、再改布局，这么一个循环常常要耗上几周。

现在先进的 EDA 都会借助 AI 来优化流程。2021 年 Google 在 Nature 上发表了后来被命名为 AlphaChip 的强化学习布局方法，把“哪个模块摆哪里”建模成一盘棋，让智能体在反复试错中找到摆放策略。在 TPU 的实际设计里，它几个小时给出的布局胜过人类工程师几周的手工优化，而且已经用在量产芯片上。 AI 对EDA 的优化远不止于布局布线，图神经网络（Graph Neural Network, GNN）能提前预测哪里会拥塞、哪条路径会超时，让工程师早早就改，不必等到最后返工；LLM（Large Language Model，大语言模型）现在也已经逐渐学会写 RTL（Register-Transfer Level，寄存器传输级）代码，或许不久的未来，数字电路工程师们也可以 Vibe Coding，直接把自然语言需求直接写成可综合的 RTL。

AI 能够用于 EDA ,主要源于两点。一是 EDA 的核心对象天生就是图和搜索。网表是图、布局是图、时序路径是图，正对图神经网络和强化学习的胃口。二是有了 CircuitNet（北大林亦波团队）这类开源数据集，模型才头一次有了足够多、足够规整的样本可学。不过，像AlphaChip 那样真进量产的还是少数，大量 AI for EDA 仍停在论文和实验阶段，距离实际替换传统工具还差得远。

以上的 AI for EDA，主要 for 数字电路的 EDA。模拟电路的 EDA，目前对 AI 的抗性还比较强。数字 EDA 之所以能让 AI 学明白，是因为它有“满足时序”这么一把清晰、可量化的尺。好不好，一个数说了算。模拟没有这把尺。它的指标是一整张相互牵制的清单，增益、带宽、噪声、线性度、摆幅、功耗、稳定性，改好一个往往牺牲另几个，根本没有单一目标可优化。更糟的是，模拟极度依赖工艺仿真模型（SPICE），而它在高频下误差不小，仿真和真实流片对不上，机器连个可信的“标准答案”都拿不到，自然学不出规律。这就是为什么数字 EDA 已相当成熟，模拟 EDA 至今大半靠工程师手工调参。

还有一类新难题，跟 AI 学不学得动无关，而是芯片结构发生了变化。摩尔定律放缓，单层硅片上塞不下更多东西，工程师就把芯片往上叠。多颗裸片靠 TSV、混合键合堆成三维，或者拆成一块块小芯片（chiplet）再拼到一起。芯片一立起来，EDA 的设计空间也从二维变成三维。布局布线不再是一块平面上的事，得跨着好几层裸片协同，版图还要管好上下层的对齐和垂直互连。最难解决的问题是散热。几层裸片紧贴着叠在一起，夹在中间那层的热量几乎跑不出去，温度一上来，时序和可靠性就全乱了套。过去只是配角的热仿真，如今成了三维芯片绕不开的头等大事。

EDA 是整条芯片产业链里最典型的卡脖子环节。Synopsys、Cadence、Siemens 三家美国公司握着全球八成以上的市场，2019 年那道对华为的禁令，几乎一夜之间让海思失去了推进先进制程的工具。但反过来看，这也意味着一个更好的算法真能撬动整个行业。EDA 是少数一项突破就能影响整条产业链的基础设施级方向。

核心研究问题

• AI for EDA：网表、布局、时序路径天生是图，正对强化学习和图神经网络的胃口，CircuitNet 这类开源数据集也让模型有了可学的样本。但模拟电路没有“满足时序”这样的单一标尺，增益带宽噪声功耗相互牵制，SPICE 在高频下又不准，机器拿不到可信标签，至今大半靠工程师手调。
• 器件建模与电路仿真求解器：寄生参数提取、互连电磁场求解、SPICE 仿真要在巨型稀疏矩阵上又快又准，器件模型一到宽禁带或先进节点就要重标定，这是 EDA 里最贴硬件的一层。
• 高层次综合与领域专用加速：HLS 让人写 C/C++ 自动出 RTL，可工具在循环展开、流水线、片上存储这些决策上仍然笨拙，难在自动逼近手写质量、把算法直接综合成专用加速器。
• 3D 集成的设计自动化与热仿真：芯片走向 3D 堆叠后，布局布线要跨 die 协同，chiplet 与先进封装的流程要重做；夹在中层的热无处可逃，精确的热仿真模型和热感知布局成了绕不开的一环。

知识路径

数学（离散 + 数值优化）和算法是内核，分析与代数是数值优化的前置，数字/模拟设计提供应用对象，器件模型支撑 SPICE 类仿真器，编译原理提供综合/HLS 理论，机器学习经 AI 交叉应用进场。节点对应学习地图里的目录：

graph LR
    AN[分析] --> OPT[数值与优化]
    AN --> PROB[概率与统计]
    DS[代数] --> OPT
    DS --> PROB
    DIS[离散数学] --> DSA
    DIS --> DIG[数字设计]
    PY[编程入门] --> DSA[数据结构与算法]
    DIS --> X
    OPT --> X[EDA与设计自动化]
    DSA --> X
    DSA --> COM[编译原理]
    DIG --> X
    DEV --> MAS[模拟与射频]
    MAS --> X
    SP[半导体物理] --> DEV[半导体器件]
    DEV --> X
    COM --> X
    EDAT[EDA] --> X
    PROB --> ML[机器学习]
    AN --> ML
    DS --> ML
    ML --> DL[深度学习]
    ML --> XAI[AI交叉应用]
    DL --> XAI
    XAI --> X

    classDef math fill:#EBF4FF,stroke:#2C5282
    classDef ckt fill:#FFFBEB,stroke:#B7791F
    classDef ai fill:#F0FDF4,stroke:#16A34A
    classDef dev fill:#FDE8D8,stroke:#C0530A
    classDef goal fill:#F1F5F9,stroke:#64748B,stroke-width:2px
    class AN,DS,DIS,OPT,PROB math
    class DIG,MAS,EDAT ckt
    class PY,DSA,ML,DL,XAI,COM ai
    class SP,DEV dev
    class X goal

• 数学：分析 · 代数（线性代数，矩阵求解器的基础） · 离散数学（图论、布尔代数） · 数值与优化（布局布线的优化内核） · 概率与统计
• 算法编程：编程入门（C++） · 数据结构与算法
• 物理：半导体物理
• 器件与工艺：半导体器件（SPICE 模型的物理来源）
• 电路：数字设计 · 模拟与射频（模拟 EDA 的应用对象） · EDA（先会用工具，再研究工具）
• 系统架构：编译原理（综合/HLS 理论基础）
• 人工智能：机器学习 · 深度学习 · AI交叉应用（ML for EDA）

这个方向适合谁

适合喜欢写程序、又想留在芯片行业的人。这个方向不进实验室也不画版图，日常就是写代码、跑实验，解的却全是源自真实芯片流程的 NP 难问题，布局、布线、时序收敛个个如此。课程上要学数据结构与算法、图论和机器学习，微电子出身的优势在领域直觉，我们知道时序为什么难收敛、模拟为什么没有单一标尺，这是纯算法出身一时补不上的。一个好算法能直接进工具链，作用于后续每个设计流程。

学术界

课题组

境内

• 苏菲 清华

  可测性设计 | Chiplet测试与诊断 | 硅生命周期管理

• 喻文健 清华

  IC 互连参数提取 | 电磁场快速求解 | 3D IC 热仿真

• 叶佐昌 清华

  VLSI 电磁仿真算法 | 混合信号电路仿真 | EDA 数值方法

• 王彦 清华

  器件建模与 EDA | 宽禁带半导体器件 | 毫米波电路自动设计

• 陈建利 复旦

  芯片单元布局合法化 | 全局布线算法 | 光刻热点检测

• 曾璇 复旦

  模拟电路仿真 | 高速互连建模 | 制造工艺协同设计

• 杨帆 复旦

  电路分析与仿真 | 互连建模优化 | 模型降阶方法

• 严昌浩 复旦

  模拟电路智能综合 | 良率与变差优化 | AI 驱动版图自动化

• 朱可人 复旦

  物理设计与布局布线 | 模拟电路设计自动化 | 逻辑综合优化

• 毕朝日 复旦

  模拟电路设计自动化 | 强化学习辅助优化

• 陶俊 复旦

  统计建模与良率优化 | AI 辅助设计 | 混合信号仿真

• 陆叶 复旦

  先进晶体管建模 | 机器学习辅助设计

• 陆振海 复旦

  半导体器件建模 | AI 辅助 EDA

• 王志昂 复旦

  数字芯片物理设计 | 工艺-设计协同优化

• 苏仰锋 复旦

  数值代数 | EDA 科学计算 | 电路降阶与矩阵算法

• 李颖洲 复旦

  EDA 工具算法 | 静态时序分析 | 计算数学视角

• 梁云 北大

  硬件综合与 EDA | FPGA 可重构计算 | AI 芯片硬件软件协同

• 罗国杰 北大

  芯片物理设计自动化 | FPGA 布局布线 | AI 驱动 EDA

• 林亦波 北大

  芯片布局 | 布线与时序优化 | AI 辅助物理设计

• 李萌 北大

  算法硬件协同设计 | 神经网络加速器优化 | 隐私保护 AI 推理

• 陈松 中科大

  高层次综合 | 神经网络加速器架构 | 物理设计时序预测

• 王杰 中科大

  AI 辅助芯片布局 | 神经逻辑综合 | 强化学习优化

• 郭新飞 交大

  AI 辅助 EDA | 低功耗设计 | FPGA 加速器

• 蒋力 交大

  ML 辅助芯片设计 | 存算一体架构 | AI 加速器物理实现

• 严骏驰 交大

  ML for EDA | 组合优化求解器与逻辑综合 | 图学习驱动布局布线/时序预测

• 钱超 南大

  演化计算与黑盒优化 | AI 驱动芯片布局 | 时序驱动物理设计

• 杜源 南大

  LLM 辅助模拟电路设计 | 晶体管级版图自动生成 | 电路图转网表

• 金洲 浙大

  SPICE 电路仿真加速 | 寄生参数快速提取 | 信号完整性分析

• 卓成 浙大

  LLM 辅助设计综合 | 智能体 EDA 流程 | 低功耗芯片自动化

• 孙奇 浙大

  ML for EDA | LLM 辅助设计与 DTCO | 设计空间探索

• 郑飞君 浙大

  数模混合电路 EDA | 设计制造一体化 | AI 辅助 EDA 算法

显示全部 ↓

境外

• Bei Yu（余备） 港中大

  光刻掩模优化 | 布局布线物理设计 | ML 驱动 EDA

• Tsung-Yi Ho（何宗易） 港中大

  Chiplet 封装协同设计 | 3D IC 全局布线 | 微流控芯片自动化

• Qiang Xu（徐强） 港中大

  电路结构学习 | 形式验证与 SAT | 硬件测试与安全

• Zhiyao Xie（谢知遥） 港科大

  LLM 生成 RTL 代码 | 功耗与时序分析 | 芯片基础模型

• Larry Pileggi CMU

  电路仿真与时序分析 | 互连建模 | 逻辑加锁与芯片安全

• Azalia Mirhoseini Stanford

  强化学习芯片布图 | AI 硬件协同设计 | ML 系统优化

• Jason Cong（丛京生） UCLA

  FPGA 综合与自动化 | 高层次综合 HLS | 专用加速器设计

• Andrew Kahng UCSD

  物理设计与布局布线 | 设计制造协同 | OpenROAD 开源 EDA

• Deming Chen（陈德铭） UIUC

  高层次综合（HLS） | LLM 辅助 RTL 生成 | 形式验证自动化

• David Z. Pan（潘志刚） UT Austin

  AI 驱动物理设计 | LLM 辅助 RTL 生成 | 模拟与射频 EDA

• Diana Marculescu UT Austin

  硬件感知神经网络设计 | AI 模型到芯片映射 | FPGA 稀疏加速

显示全部 ↓

学术会议与期刊

会议 DAC ICCAD DATE ASP-DAC ISPD

期刊 IEEE TCAD IEEE TVLSI ACM TODAES IEEE TC

毕业去向

企业

国内 华大九天 Empyrean 概伦电子 Primarius 广立微 Semitronix 芯华章 X-EPIC 芯和半导体 Xpeedic

国外 Synopsys Cadence Siemens EDA（原 Mentor）

科研院所

国内 中科院微电子所 EDA 中心 鹏城实验室

国外 OpenROAD（UCSD VLSI CAD 实验室主导） imec

相关科普

B站 【阳阳你好ORZ】美国EDA断供，对中国影响有多大？ 阳阳你好ORZ · 9.8万播放

论文推荐

待补充

欢迎推荐该方向的入门综述或经典论文，参与建设 →