跳转至

HDLBits: Verilog Practice

课程简介

  • 所属大学：无（开放平台）
  • 先修要求：了解基本数字逻辑（门电路、触发器）
  • 编程语言：Verilog
  • 课程难度：🌟🌟🌟（从入门到进阶，可按需选择难度）
  • 预计学时：20～80 小时

HDLBits 是学习 Verilog 最常被推荐的在线刷题平台，常被称为“Verilog 界的 LeetCode”。平台收录了数百道数字硬件设计练习题，每题配有即时的在线仿真验证（基于 Icarus Verilog），提交后立即看到波形对比，无需在本地安装任何 EDA 工具。

题目体系覆盖：Verilog 基础语法（assign、always、module）→ 组合逻辑（选择器、加法器）→ 时序逻辑（D 触发器、移位寄存器、计数器）→ 有限状态机（FSM）→ 较大型电路（流水线、序列检测器）。对零基础入门者建议按顺序刷完所有题目；有基础的同学可直接跳至 Sequential Logic 或 Finite State Machines 章节针对性练习。

完成 HDLBits 全部题目后，基本掌握 RTL 编码所需的全部 Verilog 语法，可以直接进入 FPGA 工具流（Vivado）或 ASIC 设计实践。

课程资源

  • 平台网站：https://hdlbits.01xz.net/wiki/Main_Page
  • 课程视频：无（纯练习平台，每道题附有详细题面说明和真值表/波形示意图）
  • 课程教材：无需教材，题目文档即学习材料
  • 课程作业：全平台题目在线提交，含排名与进度追踪功能