模拟与混合信号IC

设计让模拟世界与数字世界高速转换的“接口芯片”，ADC、DAC、锁相环、SerDes 是每块现代 SoC 都不可或缺的混合信号基础模块。

这个方向在研究什么

现代 SoC 是两个世界并存的芯片。数字内核用 0/1 计算，而芯片跟外界打交道的那些信号，无论是声音、图像、射频还是高速串行总线，本质都是连续变化的模拟量。连接这两个世界的，就是混合信号集成电路（mixed-signal IC）。一块旗舰手机里的电源管理芯片（Power Management IC, PMIC）、音频编解码器（Codec）、图像传感器读出电路、USB/PCIe 的 SerDes（Serializer/Deserializer，串行器/解串器），每一个都是独立的混合信号子系统，也是整颗芯片里技术难度最高、最吃设计师物理直觉的一类电路。

数字设计师有一个特权，可以假装世界上只有 0 和 1。一个逻辑门输出 3.2V 还是 3.5V 无关紧要，只要超过门限就算逻辑 1，足够稳定就能传到下一级。这个抽象层让数字工程师在逻辑、架构、软件层面工作，完全不必管底层的物理细节。模拟电路设计师没有这个特权。ADC（Analog-to-Digital Converter，模数转换器）要分辨 1.0000V 和 1.0001V 的差别，PLL（Phase-Locked Loop，锁相环）要把时钟抖动（jitter）控制在皮秒量级，低噪声放大器（Low-Noise Amplifier, LNA）要在 -100 dBm 的微弱信号下不引入额外噪声。每一个晶体管的热噪声、每一对器件的随机失配（mismatch）、每一条走线的寄生电感，都是看得见的误差来源，没法"假装不存在"。

模拟 IC 的核心问题是多个性能指标相互制约，难以同时优化。Razavi 在那本“模电圣经”里把这件事画成一个八边形，八个指标分占八个角，谁也不让谁。热噪声（thermal noise）来自电阻和晶体管里电子的随机热运动，理论上没法消除。想降低噪声，就得用更大的偏置电流或更大的电容，也就意味着更多功耗、更大面积。速度和精度之间也有一对类似的矛盾。ADC 每次采样需要一定的建立时间，想更快就得接受更多误差，想更准就得放慢速度。设计者能做的，是在约束内用更聪明的架构去逼近理论极限。

当数据中心需要在芯片间每秒传输数百太比特，这些物理约束就直接成为产业瓶颈。一颗 224 Gbps 的 SerDes，要把信号从一台 GPU 送到几十厘米外的交换机，中间那段铜线损耗高达 40 dB，还到处是反射，信号传到对面早已严重失真。办法分两步。发送端先把信号“预先扭曲”一下，估计信道会怎么糟蹋它，提前做反向补偿。接收端再用一连串均衡和时钟恢复电路，把糊掉的波形一级一级还原回来。每一步设计的质量，取决于工程师对这段铜线物理特性的理解深度。SerDes 的速率每三年翻一倍，从 56 到 112 到 224，再往 448 去，可每次翻倍都不是把电路照搬放大，而是几乎每个节点都得推倒重来。

PLL 讲的是同一个故事，只不过搬到了时间轴上。每块数字芯片都需要一个又快又稳的节拍来同步，PLL 就负责把一个慢的参考时钟倍频成芯片用的 GHz 主频。可再好的时钟，每一下“嘀嗒”也不会卡得分毫不差，边沿总会忽早忽晚地抖一点，这种时间上的抖动就是相位噪声（phase noise）。它在两个地方都会直接限制性能。在数字芯片里，时钟一抖，留给每个信号稳定下来的余量就被压缩，主频就上不去；在 5G 收发机里，那个负责搬移频率的时钟一抖，发出去的信号符号就糊在一起，收错的概率跟着上升。说到底，想让时钟更稳，就得多花功耗。这还是 ADC 那个 noise-power 矛盾，只是把电压上的噪声换成了时间上的抖动，结构一模一样。

除了在模拟域和上述“不可能八角”死磕以外，用数字精度补偿模拟误差也是一条路。开机时先测出自身的误差，用数字逻辑做修正，模拟那一半可以适当降低精度要求。比如一颗高精度 ADC，开机时先测出自己电容的失配，存成一组修正系数，工作时把误差从输出里数字减掉。模拟那一半可以做得糙一点，脏活交给随工艺不断变便宜的数字去擦。

过往的模拟电路设计非常吃经验，模拟电路设计师属于“越老越吃香”的行业。近年随着 LLM 的爆发，AI 辅助模拟电路设计也应运而生。用 AI 帮着设计电路听上去诱人，真做起来却比数字 EDA 难得多。模拟设计本是一门慢手艺，调器件、跑仿真、再调，一轮一轮要花上几周。机器学习确实能在窄任务上搭把手，比如替一个已知拓扑自动调参数，或者用代理模型替掉慢吞吞的 SPICE（Simulation Program with Integrated Circuit Emphasis）仿真。可它一抬头就撞上三堵硬墙。模拟没有"满足时序"那样单一可优化的目标，而是前面那张八边形，八个角互相拉扯，AI 拿不到一个干净的分数去学。更要命的是 SPICE 仿真本身在高频下就不准，仿真和真实流片对不上，等于训练数据的标准答案都不可信。再加上每个设计都是孤例，每个数据点都要跑一次慢仿真甚至流一次片，数据少得可怜。所以 AI 眼下更像个加速器，能让逼近极限的脚步快一点，却远远谈不上替人把模拟电路设计出来。说到底，这两条路都只是让逼近极限走得更快，物理极限本身不随方法改变。

核心研究问题

• 数据转换器架构：高分辨率 ADC 的能效几十年贴着 kT/C 极限挪不动，SAR、ΔΣ、流水线各靠新结构在噪声、精度、速度之间换出一点余量。
• 高速 SerDes 接口：224 Gbps 信号要在损耗 40 dB、到处反射的铜线上传输，靠发送端预补偿和接收端逐级均衡还原，速率每三年翻倍，每代电路几乎都要推倒重来。
• 低相噪 PLL 与时钟生成：PLL 倍频出芯片主频，可时钟边沿总忽早忽晚地抖，这点抖动在数字芯片里拉低主频、在收发机里让符号糊成一团，亚采样环和全数字环是两条主要的技术路线。
• 传感接口与电源管理：精密 AFE（Analog Front-End，模拟前端） 要从微伏级生物电或电容差里取出信号、压住失配与漂移，PMIC 要在宽负载范围里稳压保效率，两类电路分别撑起传感读出和供电。
• 数字辅助与 AI 辅助设计：把误差测出来再用便宜的数字逻辑算掉，模拟那一半可以做糙一点吃工艺缩放红利；但模拟设计没有单一的优化目标，SPICE 高频下又不准，AI 眼下更像加速器，替不了人。

知识路径

器件物理打底，分析和概率统计是信号与噪声分析的数学语言，电磁场与微波提供高频寄生效应认知，信号处理贯穿 ADC/DAC 和高速接口，混合信号还要懂数字设计，工艺、EDA 和测试形成完整链路。节点对应学习地图里的目录：

graph LR
    AN[分析] --> PHY[大学物理]
    AN --> SIG[信号处理]
    AN --> PROB[概率与统计]
    PROB[概率与统计] --> SIG
    PHY --> QM[量子力学]
    QM --> SS[固体物理]
    SS --> SP[半导体物理]
    SP --> DEV[半导体器件]
    PHY --> EM[电磁场与微波]
    EM --> MAS[模拟与射频]
    DEV --> MAS
    DEV --> PRO
    SIG --> MAS
    PRO[集成电路工艺] --> MAS
    PRO --> EDA
    MAS --> X[模拟与混合信号IC]
    DIG[数字设计] --> X
    DIG --> EDA
    EDA[EDA] --> X
    TEST[测试与可靠性] --> X

    classDef math fill:#FFFBEB,stroke:#B7791F
    classDef phys fill:#EBF4FF,stroke:#2C5282
    classDef dev fill:#FDE8D8,stroke:#C0530A
    classDef ckt fill:#F0FDF4,stroke:#16A34A
    classDef goal fill:#F1F5F9,stroke:#64748B,stroke-width:2px
    class AN,PROB math
    class PHY,QM,SS,SP,EM phys
    class DEV,PRO dev
    class SIG,MAS,DIG,EDA,TEST ckt
    class X goal

• 数学：分析（微积分、复变函数） · 概率与统计（噪声的统计描述）
• 物理：大学物理 · 量子力学 · 固体物理 · 半导体物理 · 电磁场与微波（待建）
• 器件与工艺：半导体器件 · 集成电路工艺
• 电路：信号处理 · 模拟与射频（电路分析→模电→模拟 IC→ADC/DAC 这条链是本方向的主干） · 数字设计（混合信号的数字侧） · EDA · 测试与可靠性（模拟电路测试）

这个方向适合谁

适合沉得住气、重经验的人。模拟电子线路和信号与系统是根基，对差分对和反馈环路有耐心、愿意反复调的人适合这个方向。日常就是在 Cadence 里调尺寸、跑仿真、画版图，一轮轮逼近物理极限，然后等流片、回片测试，论文的分量压在实测数据上。这一行经验积累的价值非常高，“越老越吃香”，资深工程师的市场需求稳定，AI 在模拟电路上的直觉目前还远远比不上一个老师傅的直觉。但成长曲线也慢，入行前几年最辛苦。

学术界

课题组

境内

• 揭路 清华

  高精度ADC设计 | 混合架构数模转换 | 可重构混合信号电路

• 潘思宁 清华

  精密传感器读出电路 | 频率基准电路 | 精密数据转换器

• 王自强 清华

  高速串行接口PHY | CMOS模拟集成电路 | 传感器检测电路

• 伍冬 清华

  图像传感器读出电路 | 非挥发存储阵列 | 模拟前端设计

• 孙楠 清华

  VCO-based 新型 ADC 架构 | 低功耗噪声整形数据转换器 | 磁传感器读出电路

• 王志华 清华

  高速流水线 ADC | 混合信号 IC | RFID 芯片系统

• 李宇根 清华

  低压混合型 PLL | 小数分频频率合成 | BLE 射频收发前端

• 姜汉钧 清华

  超低功耗模拟 IC | 无线收发 SoC | 生物信号采集芯片

• 李福乐 清华

  高速高精度 ADC | 数据转换器架构 | 数模混合 IC

• 叶凡 复旦

  流水线 ADC | 时间交织数据转换器 | 5G 基站高精度 ADC/DAC

• 倪熔华 复旦

  低抖动分数 N PLL | 高速 SerDes 收发器 | 宽带 VCO 时钟生成

• 许灏 复旦

  SAR ADC | Sub-sampling PLL | 宽带射频收发前端

• 洪志良 复旦

  增量 ΣΔ ADC | 模拟运放与电源管理 IC | 混合信号射频收发

• 殷韵 复旦

  数字化射频发射机 | 宽带功率放大器

• 李硕 复旦

  超低功耗物联网 SoC | 能量采集与电源管理

• 徐佳伟 复旦

  生物信号采集前端 | 生物阻抗测量接口 | 高精度 ADC

• 江文宁 复旦

  高速高精度 ADC | 流水线混合信号电路

• 李文宏 复旦

  图像传感读出电路 | 电源管理 IC

• 叶乐 北大

  混合信号 IC | AI 推理芯片 | 超低功耗 AIoT 传感器

• 沈林晓 北大

  高速流水线 SAR ADC | 噪声整形 ADC | 传感器读出与成像芯片

• 唐希源 北大

  增量 Zoom ADC | 噪声整形流水线 ADC | 传感器前端信号调理

• 胡诣哲 中科大

  全数字锁相环 ADPLL | 低相噪振荡器 | 毫米波射频 IC

• 程林 中科大

  高效率 DC-DC 转换器 | 无线充电芯片 | 生物电信号前端 AFE

• 赵雷 中科大

  高速 ADC 与时间交错校准 | 超高精度 TDC | 粒子探测读出 ASIC

• 周健军 交大

  模拟/射频/混合信号 IC | 高速 SerDes PHY | ADC/DAC 数据转换

• 金晶 交大

  锁相环/频率综合器 | 数据转换器 ADC/DAC | 射频混合信号 IC

• 陈铭易 交大

  精密传感接口芯片 | 超高分辨率 ΔΣ/Zoom ADC | 能量采集与电源管理

• 王国兴 交大

  超低功耗神经信号读出 IC | 模拟前端与生物医疗 ADC | 可穿戴植入传感 SoC

• 李永福 交大

  连续时间 ΔΣ 与时间交织 ADC | 亚采样 PLL 与数据转换器 | AI 辅助 EDA 与混合信号 IC

• 杜力 南大

  模拟 IC 设计 | AI 辅助敏捷设计 | 存算一体芯片

• 杜源 南大

  PLL / CDR 时钟恢复 | 高速混合信号 ADC/DAC | 光电融合互联

• 高翔 浙大

  亚采样 PLL（Sub-Sampling PLL 发明人）· 分数-N 频率综合与低抖动设计 | 毫米波射频模拟 IC

• 谭志超 浙大

  噪声整形 SAR ADC 与 CT-DT ADC | 超低功耗混合信号电路 | 传感器接口与能量收集 IC

• 罗宇轩 浙大

  MEMS 与电化学传感器 ASIC | 高动态范围读出电路 | 无线无源生物医疗 SoC

• 赵梦恋 浙大

  数模混合 IC | 高精度噪声整形 ADC | 电源管理芯片

• 何乐年 浙大

  模拟与混合信号 IC | 高精度 ADC 与隔离放大器 | 图像传感器读出

• 罗萍 成电

  智能功率 IC 与系统 | 高效电源管理 | 能量采集与低功耗数模混合 IC

• 明鑫 成电

  电源管理 IC | 功率集成电路 | 模拟集成电路

• 毛翔宇 成电

  电源管理与模拟 IC | 垂直供电架构 | 高频高密度 DC-DC / LDO

• 李靖 成电

  高精度/高速 SAR ADC | 超声成像接收前端 ASIC | CMOS 温度与生物信号传感接口

• 庄浩宇 成电

  噪声整形 SAR ADC | 全动态/时间交织 ADC | 比较器与基准源

• 张红帅 成电

  数据转换器 | 频率综合电路 | 高速接口电路

• 杨世恒 成电

  低功耗高性能锁相环 | 时钟生成电路 | 数模混合 IC

• 周泽坤 成电

  电源管理 IC | 功率集成电路 | 模拟集成电路

• 严颖怡 成电

  电源管理 IC | 功率集成电路 | 模拟集成电路

• 乔明 成电

  功率 IC 可靠性 | 高压功率集成电路 | 功率半导体器件

显示全部 ↓

境外

• Howard Cam Luong（梁錦和） 港科大

  毫米波频率合成器 | PLL / VCO 设计 | 混合信号射频 IC

• Wing-Hung Ki（暨永雄） 港科大

  开关电源 | 开关电容功率转换器 | 电源管理 IC

• Rui P. Martins 澳门大学

  高精度 ADC 架构 | 运放与基准电路 | 低功耗混合信号 VLSI

• 余成斌 澳门大学

  模拟滤波器 | AD/DA | 无线模拟前端 IP

• Pui-In Mak（麥沛然） 澳门大学

  Sub-Sampling PLL | 射频模拟混合信号 IC | 超低功耗数据转换

• Naveen Verma Princeton

  存内计算宏单元 | ADC 读出电路 | 机器学习芯片系统

• Elad Alon UC Berkeley

  高速串行收发器 | 低抖动锁相环 | 混合信号接口 IC

• Borivoje Nikolić UC Berkeley

  SAR-VCO ADC | 多相时钟电路 | 自动化模拟版图生成

• Shanthi Pavan IIT Madras

  连续时间 ΔΣ ADC | 滤波型数据转换器 | 高速模拟噪声分析

• Boris Murmann U Hawaii

  SAR ADC | 神经接口数据采集 IC | 模拟电路设计自动化

• Michael Flynn U Michigan

  噪声整形 SAR ADC | 时间交织连续时间 ΔΣ ADC | VCO 基量化器

• Behzad Razavi UCLA

  SAR/流水线 ADC | 低噪声锁相环 | 毫米波收发机

• Ian Galton UCSD

  ΔΣ 调制器 | 高速 DAC ISI 校准 | 数字辅助 PLL

• Pavan Kumar Hanumolu UIUC

  低抖动小数分频 PLL | 高速相干光 SerDes | 数字辅助模拟电路

显示全部 ↓

学术会议与期刊

会议 ISSCC VLSI Symposium CICC ESSERC（原 ESSCIRC） A-SSCC

期刊 JSSC TCAS-I/II TVLSI

毕业去向

企业

国内 韦尔股份 / 豪威集团 澜起科技 思瑞浦 圣邦股份 纳芯微 上海贝岭 杰华特（JoulWatt） 晶丰明源

国外 Texas Instruments（德州仪器） Analog Devices（ADI） Monolithic Power Systems（MPS·电源管理） Broadcom（SerDes / 高速接口） Marvell（数据中心高速互连） Credo（224G SerDes / AEC 有源电缆） Astera Labs（PCIe/CXL Retimer · 互连）

科研院所

国内 中科院微电子所 鹏城实验室·集成电路基础研究室

国外 imec（比利时微电子研究中心） UC Berkeley 无线研究中心（BWRC） AIST（日本产业技术综合研究所）

相关科普

B站 【芯片硬核】学习模数转换芯片ADC？这些是你该掌握的知识 老石谈芯 · 12.4万播放

论文推荐

待补充

欢迎推荐该方向的入门综述或经典论文，参与建设 →