跳转至

UCB EECS151/251A: Introduction to Digital Design and Integrated Circuits

课程简介

  • 所属大学：UC Berkeley
  • 先修要求：数字逻辑基础（布尔代数、时序电路）
  • 编程语言：Verilog
  • 课程难度：🌟🌟🌟🌟
  • 预计学时：120 小时

UC Berkeley 电子系本科核心课，覆盖从 Verilog HDL 编写到 FPGA 实现再到 ASIC 设计方法论的完整数字设计栈，是国内外高校中参考频率最高的数字硬件课程之一。

课程分为两条主线：理论部分系统讲授 Verilog 规范写法、组合/时序逻辑、FSM（有限状态机）、流水线设计、存储器（SRAM、Cache、FIFO）以及基本微架构优化；实验部分（FPGA Lab）以大型项目收尾，要求学生在 Xilinx FPGA 上实现一个完整的三级流水线 RISC-V 处理器，整合 Cache、图形加速模块和外设接口。Lab 的设计规模和复杂度远超国内大多数同类课程，是检验 Verilog 综合能力的极佳平台。

历届实验材料均在 GitHub 公开，即使无法访问 Berkeley 校内平台也可自学。建议先在 HDLBits 上练熟 Verilog 语法后，再以本课程 Lab 作为进阶实践。

课程资源