〔待建〕数字验证（SystemVerilog/UVM）

这个槽位虚位以待。如果你熟悉该领域，欢迎通过参与建设推荐课程，一起完善这份学习地图。

为什么需要它

服务方向：模拟与混合信号IC、处理器架构与编译系统、硬件安全与可信计算。

验证是数字 IC 行业最大的岗位类别，testbench、断言、覆盖率、UVM 方法学是流片前置信心的全部来源。设计写得再好，验证不收敛照样流不了片。

征集标准

• 课程有公开可看的完整视频（B 站 / YouTube / 可免费旁听的 MOOC，校内平台不算）
• 推荐时请附课程主页与视频直链，注明学校、教师、讲数
• 中英文不限，入门与进阶皆可，请说明定位