EDA 工具
EDA(Electronic Design Automation)指用于设计、仿真、验证、流片芯片的软件工具。从 RTL 综合到布局布线、从模拟仿真到版图设计,所有 IC 设计的“工程产出”都借助 EDA 工具完成。Cadence、Synopsys、Siemens EDA 三家垄断了商业 EDA 市场,合称“EDA 三巨头”。
graph LR
classDef beginner fill:#EFF6FF,stroke:#3B82F6,color:#1E3A5F
classDef intermediate fill:#F0FDF4,stroke:#16A34A,color:#14532D
classDef advanced fill:#F8FAFC,stroke:#64748B,color:#1E293B
vivado["Vivado 数字EDA入门"]:::beginner
cadence["Cadence Virtuoso 模拟EDA入门"]:::beginner
spice["器件模型与SPICE仿真"]:::beginner
dig_eda["数字集成电路设计自动化基础"]:::intermediate
ana_eda["模拟集成电路设计自动化基础"]:::intermediate
uiuc["UIUC VLSI CAD 算法"]:::intermediate
phys["VLSI物理设计数学方法"]:::advanced
sys["EDA系统软件方法学"]:::advanced
vivado --> dig_eda
spice --> cadence
cadence --> ana_eda
dig_eda --> uiuc
dig_eda --> phys
uiuc --> phys
dig_eda --> sys
uiuc --> sys课程与工具
- 复旦 2025 培养方案课程（占位骨架,欢迎补全）:数字EDA基础 · 模拟EDA基础 · VLSI物理设计数学方法 · EDA系统软件方法学；AI for EDA 课程见人工智能/AI交叉应用
- Vivado 入门 — AMD/Xilinx FPGA EDA 工具入口
- Cadence Virtuoso 入门 — 模拟 IC 设计工业标准
- UIUC VLSI CAD (Coursera) — 讲 EDA 工具背后的算法:逻辑综合、布局布线、时序分析
算法前置说明
学习 UIUC VLSI CAD 前，建议先掌握基本图算法。EDA 中的静态时序分析（STA）本质是 DAG 最长路问题，布线依赖最短路与最大流/最小割，布局则涉及图划分。这些内容在数据结构与算法板块均有覆盖，重点见 CS170 和 MIT 6.006。